振動時效系統基于FPGA的設計方案 |
發布者:admin 發布時間:2019-10-19 閱讀:1512次 |
隨著機械制造業的發展,振動時效技術越來越被廣泛應用起來。振動時效來源于當工件加工出來后,其內部會存在一種內應力,這種內應力對工件本身是有害的,它會使工件隨著時間發生塑性變形、并降低工件的抗腐蝕性、縮短工件的使用壽命等。振動時效技術就是一種以振動方式來消除工件內應力的方法振動時效系統的基本原理是首先通過與工件綁定在一起的激振器來帶動工件從靜止開始逐漸加速振動,在振動的過程中,通過對工件的振動參數進行分析,得到工件的固有頦率和諧振頻率,然后讓激振器帶動工件在其固有頻率和諧振頻率位置持續振動數分鐘,就可以有效的實現消除或均化內應力的目的。 為了能更有效地實現整個振動時效系統,如何快速地尋找到工件的固有頻率和諧振頻率,如何高效地完成系統的復雜控制就成為研究振動時效時首先要討論的問題。 濟南力拓信息技術有限公司相關專家在研究中,考慮到頻譜分析(FFT)運算可以將信號從時域轉換成頻域在頻域內對信號進行分析就更加容易和高效。所以我們采用頻譜分析(FFT)方法來處理工件振動過程中采集回來的加速度值,再通過對結果的分析,找出一個或幾個相對最高峰,這幾個相對最高峰就是工件的固有頻率和諧振頻率。本研究利用FPGA嵌入式開發技術設計了相關的實現機制,FPGA具有百萬個可利用門的巨大資源,再加上它的動態可重構技術的發展趨勢,使得它越來越被廣泛地重視及推廣應用到各個工業領域中。使用FPGA作為振動時效系統的總控制器件,這使原本很復雜的控制過程變得更簡單和方便。在設計中使用了FPGA內部的BRAM存儲器資源和DCM時鐘管理模塊,這使數據的存儲和時鐘管理更加簡單,同時也使得軟件編碼周期大大縮短。本研究采用 Verilog硬件描述語言來開發設計,它是硬件設計人員與電子設計自動化(EDA)工具之間的界面,它的模塊化設計方式,也很利于系統的升級和維護。 基于FPGA振動時效系統中的頻譜分析技術、FPGA控制系統這兩方面的實現,保證了系統的優良性能,大大提高了工作效率,為進一步探索振動時效技術的發展提供了參考,濟南力拓信息技術有限公司的此項研究對振動時效時效系統的進一步發展有重大的意義。想了解ZUI新的振動時效技術請聯系濟南力拓信息技術有限公司孔工。 |
|
|
|
|
|
|
|